表1和表2是各国瓷料和MLC水平的对照表。以Z5U、X7R和COG(NPO)三种瓷料为例，各指标发展的历程如表1所示商用MLC样品水平列于表2。

    为了使产品的尺寸更小和谐振频率更高，MLCC制造商将面临着两方面的挑战:一方面要求瓷料的介电常数更高，超过10000，另一方面在保持高介电常数(>100)的条件下要求瓷膜更薄(<10μm)。在要求高谐振频率和低串联电阻的场合时，这类MLCC越来越多地用于耦合、旁路或滤波电路中。为了优化电性能，必须确定材料、设计和装配方法的影响。

    在此领域内日本取得了领先地位。村田制作所宣称他们开发了1μF的电容器，尺寸仅为3.2mmX1.6mm为传统电容器的一半。其制作方法是采用颗粒极细的钛酸钡粉末，这样，所用的介质更薄。当然，给定尺寸的电容器电容量增加，根据该公司的记载和生产是以月产五百成只起步。

    在用于发动机控制系统和航天探测设备的耐高温电子系统中，需要稳定的耐高温(300~600C)多层陶瓷电容器作传感器。所用材料应与高温半导体(SiC、金刚石)相容。美国宾州大学正在寻求顺电和弛豫型的I类介质瓷BaZrO3、Ba (Mg1/3Ta2/3) O3、 PMN和PZT,高Tc铁电体La2Ti2O、Sr2Nb2O,和反铁电体Biz (Mg4/Nb2/3) O7。控制最佳组成的纯度、加工方法和缺陷，可优化材料，从而导致600C下的电阻率和击穿强度提高。

    随着日趋严厉的环保法规的出台，必须开发对环境无污染的低烧介质瓷料:它不产生像PbO这一类挥发物质，不需要在以溶剂为基础的粘合剂系统中加工。美国TAM陶瓷公司正在研究采用CuO基焙烧辅助料来必须开发低烧结Z5U和Y5V介质瓷料。根据所要求的介电常数(高达10000以上)，瓷料含各种比值的BaCuO2 : WO3或BaCuO2: MoO3。 在1100C 下焙烧2小时，密度可超过理论值的95%。WOz使居里温度下移，而MoO3却没有影响。

    对于诸如VLSI DRAM (超大规模集成电路动态随机存取存储器)元件用的电荷储存电容器和高速开关VLSI器件中控制同声噪音用的低感去耦电容器，要求介质材料漏电流低，击穿强度高和介电常数高，对于256      位的DRAM,要求电荷储存密度在(20~115)pC/cm2的范围内，漏电流密度在(30~360) mA/cm2范围内，介质厚度在(0. 01~0.2)μm范围内。美国Arizona州立大学的初步研究表明，用溶胶凝胶法制得的非铁电钙钛矿型PLT (含摩尔分数为28%La的钛酸铅)薄膜有希望满足这些要求。这类薄膜的厚度为0.5μm,作成1mm  的电容器，在200V下介电常数为850，电荷储存密度为15. 8μC/cm2,漏电流密度为0. 5mA/cm2’，估计充电时间为0. 1ns。